# Japanese Patent Office Patent Laying-Open Gazette

Patent Laying-Open No.

2003-196983

Date of Laying-Open:

July 11, 2003

International Class(es):

G 11 C 11/409

11/407

(13 pages in all)

Title of the Invention:

Semiconductor Memory Device

Patent Appln. No.

2001-397190

Filing Date:

December 27, 2001

Inventor(s):

Takeshi FUJINO

Applicant(s):

Mitsubishi Denki Kabushiki Kaisha

(transliterated, therefore the spelling might be incorrect)

[Abstract]

[Subject] To provide a semiconductor memory device permitting accelerated random accesses.

[Solving Means] The DRAM includes a sense amplifier 20 that is activated in response to nodes N3 and N4 driven to an "L" level and an "H" level, respectively, and amplifies a potential difference between a bit line pair BL, /BL, and a write column select gate 30 that is activated in response to node N3 driven to an "L" level and writes a data signal of a write data line pair WDL, /WDL to a corresponding sense amplifier 20 in response to a corresponding write column select line WCSL driven to an "H" level. Thus, write of the data signal to sense amplifier 20 and sense amplification of the memory cell data can be carried out at the same time.

,		
	•	

(19)日本国特許庁(JP)

11/407

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-196983 (P2003-196983A)

(43)公開日 平成15年7月11日(2003.7.11)

(51) Int.Cl.<sup>7</sup> G11C 11/409 識別記号

FΙ

テーマコード(参考)

G11C 11/34

5 M O 2 4 354R

353Z

353F

353E

354D

審査請求 未請求 請求項の数7 OL (全 13 頁)

(21)出願番号

(22)出願日

特願2001-397190(P2001-397190)

平成13年12月27日(2001.12.27)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 藤野 毅

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外4名)


最終頁に続く

## (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【課題】 ランダムアクセスの高速化を図ることが可能 な半導体記憶装置を提供する。

【解決手段】 このDRAMは、ノードN3, N4がそ れぞれ「L」レベルおよび「H」レベルにされたことに 応じて活性化され、ビット線対BL, /BL間の電位差 を増幅するセンスアンプ20と、ノードN3が「L」レ ベルにされたことに応じて活性化され、対応のライト列 選択線WCSLが「H」レベルにされたことに応じてラ イトデータ線対WDL,/WDLのデータ信号を対応の センスアンプ20に曹込むためのライト列選択ゲート3 0とを備える。したがって、データ信号のセンスアンプ 20への書込とメモリセルデータのセンス増幅とを同時 に行なうことができる。



30

#### 【特許請求の範囲】

【請求項1】 データ信号の書換が可能な半導体記憶装 置であって、

複数行複数列に配置された複数のメモリセルと、それぞ れ前記複数行に対応して設けられた複数のワード線と、 それぞれ前記複数列に対応して設けられた複数のビット 線対とを含むメモリブロック、

各ビット線対に対応して設けられ、第1のノードに第1 の駆動電位が与えられたことに応じて活性化され、対応 のビット線対間に生じた電位差を増幅するセンスアン プ、

行アドレス信号に従って前記複数のワード線のうちのい ずれかのワード線を選択し、そのワード線に対応する各 メモリセルを活性化させる行デコーダ、

列アドレス信号に従って前記複数のビット線対のうちの いずれかのビット線対を選択する列デコーダ、

前記複数のビット線対に共通に設けられた書込データ線 対、

書込データ信号に従って前記書込データ線対に含まれる 第1および第2の書込データ線のうちのいずれか一方の 20 書込データ線を第1の電位にするとともに他方の書込デ ータ線を第2の電位にする書込回路、および書込動作時 に前記列デコーダによって選択されたビット線対に前記 書込データ線対のデータ信号を伝達する書込用列選択ゲ ートを備え、

前記書込用列選択ゲートは、

各ビット線対に対応して設けられ、それらのゲート電極 がそれぞれ前記第1および第2の書込データ線に接続さ れ、それらの第1の電極がともに前記第1のノードに接 続された第1および第2のトランジスタ、および各ビッ ト線対に対応して設けられ、それらの第1の電極がそれ ぞれ前記第1および第2のトランジスタの第2の電極に 接続され、それらの第2の電極がそれぞれ対応のビット 線対に含まれる第1および第2のビット線に接続され、 書込動作時に前記列デコーダによって対応のビット線対 が選択されたことに応じて導通する第3および第4のト ランジスタを含む、半導体記憶装置。

【請求項2】 前記第1および第2のトランジスタは、 前記複数のビット線対に共通に設けられている、請求項 1に記載の半導体記憶装置。

【請求項3】 さらに、曹込命令信号に応答して、前記 行デコーダ、前記列デコーダおよび前記書込回路を活性 化させた後に前記第1のノードに前記第1の駆動電位を 与えて前記センスアンプを活性化させる書込制御回路を 備える、請求項1または請求項2に記載の半導体記憶装 置。

【請求項4】 さらに、各ビット線対に対応して設けら れ、対応のビット線対を予め定められた電位にプリチャ ージするためのプリチャージ回路を備え、

ーダ、前記列デコーダ、前記書込回路および前記センス アンプを非活性化させるとともに前記プリチャージ回路 を活性化させる、請求項3に記載の半導体記憶装置。

【請求項5】 さらに、前記複数のビット線対に共通に 設けられた読出データ線対、

読出動作時に前記列デコーダによって選択されたビット 線対のデータ信号を前記読出データ線対に伝達する読出 用列選択ゲート、

前記読出データ線対に含まれる第1および第2の読出デ ータ線の電位を比較し、比較結果に応じた論理レベルの データ信号を出力する読出回路、および読出命令信号に 応答して、前記行デコーダ、前記列デコーダ、および前 記読出回路を活性化させた後に前記第1のノードに前記 第1の駆動電位を与えて前記センスアンプを活性化させ る読出制御回路を備える、請求項1または請求項2に記 載の半導体記憶装置。

【請求項6】 さらに、各ビット線対に対応して設けら れ、対応のビット線対を予め定められた電位にプリチャ ージするためのプリチャージ回路を備え、

前記読出制御回路は、読出動作の終了後に、前記行デコ ーダ、前記列デコーダ、前記読出回路および前記センス アンプを非活性化させるとともに前記プリチャージ回路 を活性化させる、請求項5に記載の半導体記憶装置。

【請求項7】 前記センスアンプは、

それぞれ前記第1のノードと前記第1および第2のビッ ト線との間に接続され、それらのゲート電極がそれぞれ 前記第2および第1のビット線に接続された第1の導電 形式の第5および第6のトランジスタ、およびそれぞれ 第2のノードと前記第1および第2のビット線との間に 接続され、それらのゲート電極がそれぞれ前記第2およ び第1のビット線に接続された第2の導電形式の第7お よび第8のトランジスタを含み、

前記センスアンプは、前記第1のノードに前記第1の駆 動電位が与えられるとともに前記第2のノードに前記第 2の駆動電位が与えられたことに応じて活性化される、 請求項1から請求項6のいずれかに記載の半導体記憶装 置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に 関し、特に、データ信号の書換が可能な半導体記憶装置 に関する。

[0002]

【従来の技術】図9は、従来のダイナミックランダムア クセスメモリ(以下、DRAMと称す)の要部を示す回 路ブロック図である。図9において、このDRAMは、 行列状に配列された複数のメモリセルMCと、各行に対 応して設けられたワード線WLと、各列に対応して設け られたビット線対BL, /BLと、ライトデータ線対W 前記書込制御回路は、書込動作の終了後に、前記行デコ 50 DL, /WDLとを備える。また、このDRAMは、各

列に対応して設けられたライト列選択ゲート50、セン スアンプ55およびイコライザ60を備える。

【0.003】ライト列選択ゲート50は、NチャネルM OSトランジスタ51~54を含む。NチャネルMOS トランジスタ51,52はビット線BLとライトデータ 線WDLとの間に直列接続され、NチャネルMOSトラ ンジスタ53,54はビット線/BLとライトデータ線 /WDLとの間に直列接続される。NチャネルMOSト ランジスタ51, 53のゲートはライト列選択線WCS 4のゲートは信号WDEを受ける。信号WDEは、ライ トマスク時は「L」レベルにされ、通常動作時は「H」 レベルにされる。信号WDEが「H」レベルにされてい る期間において列アドレス信号CAに応じた列のライト 列選択線WCSLが選択レベルの「H」レベルにされる と、その列のNチャネルMOSトランジスタ51~54 が導通し、ビット線対BL, /BLとライトデータ線対 WDL, /WDLとが結合される。

【0004】センスアンプ55は、NチャネルMOSト ランジスタ56, 57およびPチャネルMOSトランジ 20 スタ58,59を含む。NチャネルMOSトランジスタ 56, 57は、それぞれビット線BL, /BLとノード N51との間に接続され、それらのゲートはそれぞれビ ット線/BL、BLに接続される。PチャネルMOSト ランジスタ58, 59は、それぞれビット線BL, /B LとノードN52との間に接続され、それらのゲートは それぞれビット線/BL、BLに接続される。ノードN 51, N52には、それぞれセンスアンプ活性化信号S NL, SPLが与えられる。センスアンプ活性化信号S NL, SPLは、スタンバイ時はともに電源電位VCC 30 の1/2の電位VCC/2にされ、アクティブ時はそれ ぞれ「L」レベルおよび「H」レベルにされる。センス アンプ55は、センスアンプ活性化信号SNL, SPL がそれぞれ「L」レベルおよび「H」レベルにされたこ とに応じて活性化され、対応のビット線対BL, /BL 間に生じた微小電位差を電源電位VCCに増幅する。

【0005】イコライザ60は、ビット線イコライズ信 号BLEQが活性化レベルの「L」レベルにされたこと に応じて活性化され、対応のビット線対BL、/BLを ビット線プリチャージ電位VBL (= VCC/2) にプ 40 リチャージする。

【0006】図10は、図9に示したDRAMの書込動 作を示すタイムチャートである。スタンバイ状態では、 ワード線WLが非選択レベルの「L」レベルにされてメ モリセルMCが非活性化され、ライト列選択線WCSL が非選択レベルの「L」レベルにされてライト列選択ゲ ート50が非導通にされている。また、イコライザ60 は活性化されてビット線対BL,/BLがビット線プリ チャージ電位VCC/2にプリチャージされ、センスア ンプ活性化信号SPL, SNLが中間レベルVCC/2 50 3, 65のゲートはそれぞれライトデータ線/WDL,

にされてセンスアンプ55が非活性化されている。ま た、信号WDEは「H」レベルにされているものとす る。

【0007】第1に、アクティブコマンドACTおよび 行アドレス信号RAが与えられ、イコライザ60が非活 性化されるとともに、行アドレス信号RAに応じた行の ワード線WLが選択レベルの「H」レベルに立上げられ る。ワード線WLが選択レベルの「H」レベルにされる と、そのワード線WLに対応する各メモリセルMCが活 Lに接続され、NチャネルMOSトランジスタ52,5 10 性化され、各ビット線対BL, /BL間にそのメモリセ ルMCの記憶データに応じた極性の微小電位差が発生す る。次いでセンスアンプ活性化信号SPL、SNLがそ れぞれ「H」レベルおよび「L」レベルにされてセンス アンプ55が活性化され、ビット線対BL,/BL間の 電位差が電源電圧VCCに増幅される。

> 【0008】第2に、ライトコマンドWRTおよび列ア ドレス信号CAが与えられ、その列アドレス信号CAに 応じた列のライト列選択線WCSLが選択レベルの

「H」レベルに立上げられてその列のライト列選択ゲー ト50が導通し、その列のビット線対BL, /BLとラ イトデータ線対WDL, /WDLとが結合される。ライ トデータ線WDL, /WDLは、予め、書込データ信号 に従ってたとえば「L」レベルおよび「H」レベルにそ れぞれされている。したがって、選択された列のビット 線BL, /BLのレベルはそれぞれライトデータ線WD L, /WDLのレベルに書換えられる。選択されなかっ た列のビット線BL, /BLのレベルは、そのまま保持 される。ライト列選択線WCSLは、所定時間経過後に 非選択レベルの「L」レベルに立下げられる。

【0009】第3に、プリチャージコマンドPREが与 えられ、ワード線WLが非選択レベルの「L」レベルに 立下げられてメモリセルMCが非活性化され、センスア ンプ活性化信号SPL,SNLが中間レベルVCC/2 にされてセンスアンプ55が非活性化され、イコライザ 60が活性化されてビット線対BL、/BLがビット線 プリチャージ電位VBLにされる。このようにして、デ ータ信号の魯込が行なわれる。

【0010】また図11は、従来の他のDRAMの要部 を示す回路ブロック図である。図11を参照して、この DRAMが図9のDRAMと異なる点は、ライト列選択 ゲート50がライト列選択ゲート61で置換されている 点である。ライト列選択ゲート61は、NチャネルMO Sトランジスタ62~65を含む。NチャネルMOSト ランジスタ62, 63はビット線BLと接地電位GND のラインとの間に直列接続され、NチャネルMOSトラ ンジスタ64, 65はビット線/BLと接地電位GND のラインとの間に直列接続される。NチャネルMOSト ランジスタ62,64のゲートはともにライト列選択線 WCSLに接続され、NチャネルMOSトランジスタ6

WDLに接続される。

【0011】ライト列選択線WCSLが選択レベルの 「H」レベルに立上げられると、NチャネルMOSトラ ンジスタ62、64が導通する。ライトデータ線WD L, /WDLがそれぞれ「H」レベルおよび「L」レベ ルの場合は、NチャネルMOSトランジスタ65が導通 するとともにNチャネルMOSトランジスタ63が非導 通になり、ビット線/BLが「L」レベルに引下げら れ、センスアンプ55によってビット線BLが「H」レ ベルに引上げられる。ライトデータ線WDL, /WDL がそれぞれ「L」レベルおよび「H」レベルの場合は、 NチャネルMOSトランジスタ63が導通するとともに NチャネルMOSトランジスタ65が非導通になり、ビ ット線BLが「L」レベルに引下げられ、センスアンプ 55によってビット線/BLが「H」レベルに引上げら れる。他の構成および動作は、図9のDRAMと同じで あるので、その説明は繰返さない。

### [0012]

【発明が解決しようとする課題】従来のDRAMでは、活性化された1つのメモリセル行に対して複数回の列選択動作を連続的に行なうページモードでは、1回のアクティブコマンドACTに続いて複数回のライトコマンドWRTを入力すればよいので、高速の書込動作が可能となる。しかし、行アドレス信号RAおよび列アドレス信号CAが毎回異なるランダムアクセスでは、図10で示した3つのステップが毎回必要となり、書込動作の高速化は困難である。

【0013】具体的には、スタティックランダムアクセスメモリ(以下、SRAMと称す)では50MHz以上でランダムアクセスすることが可能であるのに対し、DRAMでは22MHz程度でしかランダムアクセスすることができない。これは、システムLSIにおいてSRAMで実現されている機能をDRAMで実現しようとする場合の問題点となっている。

【0014】それゆえに、この発明の主たる目的は、ランダムアクセスの高速化を図ることが可能な半導体記憶装置を提供することである。

## [0015]

【課題を解決するための手段】この発明に係る半導体記憶装置は、データ信号の書換が可能な半導体記憶装置であって、複数行複数列に配置された複数のメモリセルと、それぞれ複数列に対応して設けられた複数のワード線と、それぞれ複数列に対応して設けられた複数のビット線対とを含むメモリブロックと、各ビット線対に対応して設けられ、所定のノードに駆動電位が与えられたことに応じて活性化され、対応のビット線対間に生じた電位差を増幅するセンスアンプと、行アドレス信号に従って複数のワード線のうちのいずれかのワード線を選択し、そのワード線に対応する各メモリセルを活性化させる行デコーダと、列アドレス信号に従って複数のビット

線対のうちのいずれかのビット線対を選択する列デコー ダと、複数のビット線対に共通に設けられた書込データ 線対と、書込データ信号に従って書込データ線対に含ま れる第1および第2の書込データ線のうちのいずれかー 方の書込データ線を第1の電位にするとともに他方の書 込データ線を第2の電位にする書込回路と、書込動作時 に列デコーダによって選択されたビット線対に書込デー タ線対のデータ信号を伝達する書込用列選択ゲートとを 備えたものである。ここで、書込用列選択ゲートは、各 ビット線対に対応して設けられ、それらのゲート電極が それぞれ第1および第2の書込データ線に接続され、そ れらの第1の電極がともに第1のノードに接続された第 1および第2のトランジスタと、各ビット線対に対応し て設けられ、それらの第1の電極がそれぞれ第1および 第2のトランジスタの第2の電極に接続され、それらの 第2の電極がそれぞれ対応のビット線対に含まれる第1 および第2のビット線に接続され、書込動作時に列デコ ーダによって対応のビット線対が選択されたことに応じ て導通する第3および第4のトランジスタを含む。

【0016】好ましくは、第1および第2のトランジスタは、複数のビット線対に共通に設けられている。

【0017】また好ましくは、さらに、書込命令信号に 応答して、行デコーダ、列デコーダおよび書込回路を活 性化させた後に第1のノードに第1の駆動電位を与えて センスアンプを活性化させる書込制御回路が設けられ る。

【0018】また好ましくは、さらに、各ビット線対に対応して設けられ、対応のビット線対を予め定められた電位にプリチャージするためのプリチャージ回路が設けられ、書込制御回路は、書込動作の終了後に、行デコーダ、列デコーダ、書込回路およびセンスアンプを非活性化させるとともにプリチャージ回路を活性化させる。

【0019】また好ましくは、さらに、前記複数のビット線対に共通に設けられた読出データ線対と、読出動作時に列デコーダによって選択されたビット線対のデータ信号を読出データ線対に伝達する読出用列選択ゲートと、読出データ線対に含まれる第1および第2の読出データ線の電位を比較し、比較結果に応じた論理レベルのデータ信号を出力する読出回路と、読出命令信号に応答して、行デコーダ、列デコーダ、および読出回路を活性化させた後に第1のノードに第1の駆動電位を与えてセンスアンプを活性化させる読出制御回路とが設けられる。

【0020】また好ましくは、さらに、各ビット線対に対応して設けられ、対応のビット線対を予め定められた電位にプリチャージするためのプリチャージ回路が設けられ、読出制御回路は、読出動作の終了後に、行デコーダ、列デコーダ、読出回路およびセンスアンプを非活性化させるとともにプリチャージ回路を活性化させる。

【0021】また好ましくは、センスアンプは、それぞ

50

30

20

7

れ第1のノードと第1および第2のビット線との間に接続され、それらのゲート電極がそれぞれ第2および第1のビット線に接続された第1の導電形式の第5および第6のトランジスタと、それぞれ第2のノードと第1および第2のビット線との間に接続され、それらのゲート電極がそれぞれ第2および第1のビット線に接続された第2の導電形式の第7および第8のトランジスタを含む。センスアンプは、第1のノードに第1の駆動電位が与えられるとともに第2のノードに第2の駆動電位が与えられたことに応じて活性化される。

#### [0022]

【発明の実施の形態】 [実施の形態1] 図1は、この発明の実施の形態1によるDRAM1の全体構成を示すブロック図である。図1において、このDRAM1は、行/列アドレスバッファナクロック発生回路2、行/列デコード回路3、メモリマット4およびデータ入出力回路5を備える。このDRAM1では、同時に8k個(ただし、kは1以上の整数である)のデータ信号DQ1~DQ8kの入出力が可能となっており、8つのデータ信号ごとに1つのライトマスク信号WMの入力端子が設けられている。

【0023】行/列アドレスバッファ+クロック発生回路2は、外部から与えられた行アドレス信号RAO~RAm(ただし、mは0以上の整数である)および列アドレス信号CAO~CAn(ただし、nは0以上の整数である)を行/列デコード回路3に与えるとともに、外部制御信号/RAS、/CAS、/WEに従ってリードクロック信号CLKRおよびライトクロック信号CLKWなどを生成しDRAM1全体を制御する。

【0024】メモリマット4は、複数(図では3つ)の 30 センスアンプ帯SA1~SA3と、それらの間に配置されたメモリセルアレイMA1, MA2とを含む。メモリセルアレイMA1, MA2は、それぞれが1つのデータ信号を記憶する複数のメモリセルを含む。複数のメモリセルは、予め定められた数8k個ずつグループ化されている。各メモリセルグループは、行アドレスおよび列アドレスによって決定される所定のアドレスに配置される。

【0025】行/列デコード回路3は、行/列アドレスバッファナクロック発生回路2から与えられる行アドレ 40ス信号RAO~RAmおよび列アドレス信号CAO~CAnに従って、メモリセルアレイMA1、MA2のアドレスを指定する。センスアンプ帯SA1、SA2には、後述するセンスアンプナ入出力制御回路群が設けられている。センスアンプナ入出力制御回路群は、行/列デコード回路3によって指定されたアドレスの8k個のメモリセルをデータ入出力回路5に接続する。データ入出力回路5は、ライトドライバナリードアンプ帯6および入出力バッファ群7を含む。ライトドライバ群およびリードアンプ群が50

設けられている。

【0026】リードアンプ群は、リードクロック信号CLKRに同期して動作し、選択された8k個のメモリセルからの読出データ信号Q1~Q8kを入出力バッファ群7に与える。入出力バッファ群7は、外部制御信号/OEに応答して、リードアンプ群からの読出データ信号Q1~Q8kを外部に出力する。ライトドライバ群は、ライトクロック信号CLKWに同期して動作し、外部からの書込データ信号D1~D8kを選択された8k個のメモリセルに書込む。ただし、8k個のメモリセルのうちライトマスク信号WM1~WMkによって指定されたメモリセルにはデータは書込まれない。

【0027】図2は、図1に示したメモリマット4の構成を示すプロック図である。図2において、メモリセルアレイMA1、MA2の各々は、それぞれデータ信号DQ1~DQ8kに対応する8k個のメモリブロックMBに分割されている。またセンスアンプ帯SA1~SA3の各々は、それぞれデータ信号DQ1~DQ8kに対応する8k個のセンスブロックSBに分割されている。

【0028】メモリマット4には、それぞれデータ信号Q1~Q8kを読出すための8k個の読出データ線対RDL,/RDLと、それぞれデータ信号D1~D8kを 書込むための8k個の書込データ線対WDL,/WDL とが設けられている。読出データ線対RDL,/RDL および書込データ線対WDL,/WDLは、対応の3つ のセンスブロックSBおよび2つのメモリブロックMB を横切るように配置され、それらの一方端はライトドラ イバ+リードアンプ帯6に接続されている。

【0029】メモリブロックMBは、図3に示すように、複数行複数列に配置された複数のメモリセルMCと、それぞれ複数行に対応して設けられた複数のワード線WLと、それぞれ複数列に対応して設けられた複数のビット線対BL、/BLとを含む。メモリセルMCは、アクセス用のNチャネルMOSトランジスタQと情報記憶用のキャパシタCとを含む周知のものである。

【0030】ワード線WLを選択レベルの「H」レベルにすると、ワード線WLに対応する行の各メモリセルM Cが活性化され、各メモリセルMCのデータの書込/読出が可能になる。書込動作時は、1本のワード線WLを選択レベルの「H」レベルにしてメモリセルMCを活性化させた後、対応の書込データ信号(たとえばD1)に従って1つのビット線対BL、/BLのうちの一方のビット線を「H」レベルにし他方のビット線を「L」レベルにする。これにより、ビット線の電位が所望のメモリセルMCに書込まれる。

ード回路3によって指定されたアドレスの8k個のメモリセルをデータ入出力回路5に接続する。データ入出力 電位をビット線プリチャージ電位VBL(=VCC/ 2)にイコライズした後、1本のワード線WLを選択レ出力バッファ群7を含む。ライトドライバ+リードアン ボルの「H」レベルにしてメモリセルMCを活性化させプ帯6には、ライトドライバ群およびリードアンプ群が 50 る。これにより、各ビット線対BL,/BL間にメモリ

セルMCの記憶データに応じた微小電位差が生じる。各ビット線対BL、/BL間の微小電位差を電源電位VCCに増幅した後、1つのビット線対BL、/BLの電位差を検出することにより、所望のメモリセルMCのデータ信号を読出すことができる。

【0032】センスアンプ帯SA2のセンスブロックSBは、図4に示すように、上記2つのメモリブロックMB,MBの各奇数番のビット線対BL,/BLに共通に設けられたセンスアンプ+入出力制御回路8を含む。センスアンプ帯SA1,SA3のセンスブロックSBは、隣接するメモリブロックMBの各偶数番のビット線対BL,/BLに対応して設けられたセンスアンプ+入出力制御回路9を含む。

【0033】センスアンプ+入出力制御回路8は、図5に示すように、転送ゲート10,13、イコライザ16,17、センスアンプ20、リード列選択ゲート25、ライト列選択ゲート30を含む。転送ゲート10は、メモリセルアレイMA1のメモリブロックMBの対応のビット線対BL,/BLとノードN1,N2との間にそれぞれ接続され、それらのゲートはともに信号BLILを受ける1対のNチャネルMOSトランジスタ11,12を含む。転送ゲート13は、メモリセルアレイMA2のメモリブロックMBの対応のビット線対BL,/BLとノードN1,N2との間にそれぞれ接続され、それらのゲートはともに信号BLIRを受ける1対のNチャネルMOSトランジスタ14,15を含む。

【0034】行/列デコード回路3によって信号BLIL, BLIRのうちの信号BLILが「L」レベルにされると、転送ゲート10の2つのNチャネルMOSトランジスタ11,12が非導通になり、メモリセルアレイMA1のピット線対BL,/BLとノードN1,N2とが切離される。行/列デコード回路3によって信号BLIL,BLIRのうちの信号BLIRが「L」レベルにされると、転送ゲート13の2つのNチャネルMOSトランジスタ14,15が非導通になり、メモリセルアレイMA2のビット線対BL,/BLとノードN1,N2とが切離される。

【0035】イコライザ16は、メモリセルアレイMA 1のビット線対BL、/BLに接続され、ビット線イコ ライズ信号BLEQLが活性化レベルの「L」レベルに されたことに応じて対応のビット線対BL、/BLをビット線プリチャージ電位VBL(=VCC/2)にイコ ライズする。

【0036】すなわちイコライザ16は、図6に示したように、PチャネルMOSトランジスタ35~37を含む。PチャネルMOSトランジスタ35はビット線対BL、/BLの間に接続され、PチャネルMOSトランジスタ36、37はビット線BLと/BLの間に直列接続される。PチャネルMOSトランジスタ35~37のゲートには、ビット線イコライズ信号BLEQLが与えら50

れる。PチャネルMOSトランジスタ36と37の間の ノードには、ビット線プリチャージ電位VBLが与えられる。

【0037】行/列デコード回路3によってビット線イコライズ信号BLEQLが活性化レベルの「L」レベルにされると、PチャネルMOSトランジスタ35~37が導通してビット線BL、/BLがともにビット線プリチャージ電位VBLにされる。行/列デコード回路3によってビット線イコライズ信号BLEQLが非活性化レベルの「H」レベルにされると、PチャネルMOSトランジスタ35~37が非導通になってビット線BL、/BLのイコライズが停止される。

【0038】図5に戻って、イコライザ17は、メモリセルアレイMA2のビット線対BL、/BLに接続され、ビット線イコライズ信号BLEQRが活性化レベルの「L」レベルにされたことに応じて対応のビット線対BL、/BLをビット線プリチャージ電位VBLにイコライズする。イコライザ17は、イコライザ16と同様の構成である。

【0039】センスアンプ20は、センスアンプ活性化信号SNL、SPLがそれぞれ「L」レベルおよび

「H」レベルにされたことに応じて活性化され、ノード N1, N2間に生じた微小電位差を電源電圧VCCに増 幅する。すなわちセンスアンプ14は、NチャネルMO Sトランジスタ21, 22およびPチャネルMOSトラ ンジスタ23, 24を含む。NチャネルMOSトランジ スタ21, 22は、ノードN3とノードN1, N2との 間にそれぞれ接続され、それらのゲートはそれぞれノー ドN2, N1に接続される。PチャネルMOSトランジ スタ23, 24は、それぞれノードN1, N2とノード 30 N4との間に接続され、それらのゲートはそれぞれノー ドN2, N1に接続される。ノードN3, N4には、そ れぞれセンスアンプ活性化信号SNL, SPLが与えら れる。センスアンプ活性化信号SNL、SPLは、行/ 列デコード回路3によって生成され、スタンバイ時はと もに中間レベル(VCC/2)にされ、アクティブ時は それぞれ「L」レベルおよび「H」レベルにされる。

【0040】スタンバイ時は、ノード $N1\sim N4$ はともに中間レベルVCC/2にされ、MOSトランジスタ2 $1\sim 24$ はともに非導通になる。アクティブ時は、ビット線対BL, /BL間に生じた微小電位差がノードN1, N2間に伝達されるとともに、ノードN1, N4がそれぞれ「L」レベルおよび「H」レベルにされる。

【0041】ノードN1の電位がノードN2の電位よりも高い場合は、MOSトランジスタ22,23の抵抗値がMOSトランジスタ21,24の抵抗値よりも小さくなり、ノードN1の電位が電源電位VCCまで引上げられるとともに、ノードN2の電位が接地電位GNDまで引下げられる。ノードN2の電位がノードN1の電位よりも高い場合は、MOSトランジスタ21,24の抵抗

値がMOSトランジスタ22, 23の抵抗値よりも小さ くなり、ノードN2の電位が電源電位VCCまで引上げ られるとともに、ノードN1の電位が接地電位GNDま で引下げられる。

【0\_0 4 2】リード列選択ゲート25は、NチャネルM OSトランジスタ26, 27を含む。NチャネルMOS トランジスタ26, 27は、それぞれノードN1, N2 とリードデータ線RDL、/RDLとの間に接続され、 それらのゲートは対応の列のリード列選択線RCSLに 接続される。リード列選択線RCSLは、各センスアン 10 プ+入出力制御回路8に対応して、センスアンプ帯SA 2の8 k 個のセンスブロック SBに共通に設けられてい る。行/列デコード回路3によって列アドレス信号CA 0~CAnに応じた列のリード列選択線RCSLが選択 レベルの「H」レベルにされると、その列のリード列選 択ゲート25のNチャネルMOSトランジスタ26, 2 7が導通し、ノードN1, N2の電位がNチャネルMO Sトランジスタ26,27を介してリードデータ線RD L, /RDLに伝達される。

【0043】ライト列選択ゲート30は、NチャネルM OSトランジスタ31~34を含む。NチャネルMOS トランジスタ31,32は、ノードN1とN3の間に直 列接続され、NチャネルMOSトランジスタ33,34 はノードN2とN3の間に直列接続される。Nチャネル MOSトランジスタ31、33のゲートはともに対応の 列のライト列選択線WCSLに接続される。Nチャネル MOSトランジスタ34,32のゲートは、それぞれラ イトデータ線WDL, /WDLに接続される。ライト列 選択線WCSLは、各センスアンプ+入出力制御回路8 に対応して、センスアンプ帯SA2の8k個のセンスブ 30 ロックSBに共通に設けられている。

【0044】行/列デコード回路3によって列アドレス 信号CAO~CAnに応じた列のライト列選択線WCS Lが選択レベルの「H」レベルにされると、その列のラ イト列選択ゲート30のNチャネルMOSトランジスタ 31, 33が導通する。ライトデータ線WDL, /WD Lがそれぞれ「H」レベルおよび「L」レベルの場合 は、NチャネルMOSトランジスタ32、34のうちの NチャネルMOSトランジスタ34が導通し、ノードN 2が「L」レベルにされ、ノードN1はセンスアンプ2 0によって「H」レベルにされる。ライトデータ線WD L, /WDLがそれぞれ「L」レベルおよび「H」レベ ルの場合は、NチャネルMOSトランジスタ32、34 のうちのNチャネルMOSトランジスタ32が導通して ノードN1が「L」レベルにされ、ノードN2はセンス アンプ20によって「H」レベルにされる。

【0045】センスアンプ帯SA1のセンスアンプ+入 出力制御回路9は、センスアンプ帯SA2のセンスアン プ+入出力制御回路8から転送ゲート10, 13および メモリセルアレイMA2用のイコライザ17を除去した 50

ものである。センスアンプ帯SA3のセンスアンプ+入 出力制御回路9は、センスアンプ帯SA2のセンスアン プ+入出力制御回路8から転送ゲート10,13および メモリセルアレイMA1用のイコライザ16を除去した ものである。なお、センスアンプ帯SA1用の列選択線 RCSL, WCSLとセンスアンプ帯SA3用の列選択 線RCSL,WCSLとは、別個に設けられている。

12

【0046】図7は、このDRAMの書込動作を示すタ イムチャートである。スタンバイ状態では、ワード線W Lが非選択レベルの「L」レベルにされてメモリセルM Cが非活性化され、ライト列選択線WCSLが非選択レ ベルの「L」レベルにされてライト列選択ゲート30の NチャネルMOSトランジスタ31,33が非導通にさ れている。また、イコライザ16、17が活性化されて ビット線対BL, /BLがビット線プリチャージ電位V CC/2にプリチャージされ、センスアンプ活性化信号 SPL, SNLが中間レベルVCC/2にされてセンス アンプ20が非活性化されている。また、信号BLI L, BLIRが「H」レベルにされて転送ゲート10. 13が非導通にされ、リード列選択線RCSLが非選択 レベルの「L」レベルにされてリード列選択ゲート25 が非導通にされている。

【0047】ある時刻に、ライトコマンドWRT、行ア ドレス信号RAO~RAmおよび列アドレス信号CAO ~CAnが同時に入力される。ここでは、行アドレス信 号RAO~RAmによってメモリセルアレイMA1が選 択されたものとする。これにより、信号BLIRが 「L」レベルにされて転送ゲート13が非導通になり、 センスアンプ20はメモリセルアレイMA2と切離され る。また、イコライザ16が非活性化されるとともに行 アドレス信号RAO~RAmに応じた行のワード線WL が選択レベルの「H」レベルに立上げられる。これによ り、そのワード線WLに対応する各メモリセルMCが活 性化され、各ビット線対BL, /BL間にそのメモリセ ルMCの記憶データに応じた極性の微小電位差が発生す る。

【0048】次いで列アドレス信号CAO~CAnに応 じた列のライト列選択線WCSLが選択レベルの「H」 レベルに立上げられてその列のライト列選択ゲート30 のNチャネルMOSトランジスタ31, 33が導通す る。ライトデータ線WDL、/WDLは、予め、曹込デ ータ信号に従ってたとえば「H」レベルおよび「L」レ ベルにそれぞれされている。したがって、選択された列 のビット線BLまたは/BLは「L」レベルに引下げら

【0049】次に、センスアンプ活性化信号SPL,S NLがそれぞれ「H」レベルおよび「L」レベルにされ てセンスアンプ20が活性化され、ビット線対BL,/ BL間の電位差が電源電位VCCに増幅される。したが って、選択された列のビット線BL. /BLのレベルは

それぞれライトデータ線WDL, /WDLのレベルに書 換えられる。選択されなかった列のビット線BL, /B Lのレベルは、そのまま保持される。ライト列選択線W CSLは、所定時間経過後に非選択レベルの「L」レベ ルに立下げられる。

【0050】最後に、ワード線WLが非選択レベルの 「L」レベルに立下げられてメモリセルMCが非活性化 され、センスアンプ活性化信号SPL、SNLが中間レ ベルVCC/2にされてセンスアンプ20が非活性化さ れ、イコライザ16が活性化されてビット線BL、/B 10 Lがビット線プリチャージ電位VBLにされる。また、 信号BLIRが「H」レベルにされて転送ゲート13が 導通し、スタンバイ状態に戻る。

【0051】読出動作時は、ライトコマンドWRTの代 わりにリードコマンドREADが与えられ、ライト列選 択線WCSLの代わりにリード列選択線RCSLが選択 される。選択された列のビット線対BL, /BLの電位 差は、センスアンプ20で増幅され、リード列選択ゲー ト25を介してリードデータ線対RDL, /RDLに与 えられる。リードアンプは、リードデータ線RDLと/ RDLの電位を比較し、比較結果に応じた論理レベルの データ信号を入出力バッファを介して外部に出力する。 他の動作は、書込動作と同じである。

【0052】この実施の形態1では、ライト列選択ゲー ト30のNチャネルMOSトランジスタ32、34のソ ースをノードN3に接続したので、ライト列選択線WC SLおよびライトデータ線対WDL, /WDLがセンス アンプ20よりも先に駆動された場合でも、センスアン プ活性化信号SNL、SPLがそれぞれ「L」レベルお よび「H」レベルにされるまでは、選択された列のセン スアンプ20が先に誤動作することがない。メモリセル MCからデータが読出され、センスアンプ20によって センス増幅動作が開始されるとともに、センスアンプ2 0に外部データ信号がラッチされる。したがって、図7 で示したように、ライト列選択線WCSLおよびライト データ線対WDL, /WDLの駆動タイミングをセンス アンプ20の活性化タイミングよりも早くして、外部デ ータ信号のセンスアンプ20への書込とメモリセルデー タのセンス増幅とを同時に実行することができ、ランダ ムアクセス周波数の高速化を図ることができる。

【0053】また、ライトコマンドWRTを与えるだけ で書込動作を実行できるので、アクティブコマンドAC T、ライトコマンドWRTおよびプリチャージコマンド PREの3つのコマンドを与える必要があった従来に比 べ、命令動作の簡単化を図ることができる。

【0054】なお、図9のDRAMにおいて、センスア ンプ活性化信号SNL、SPLが中間レベルVCC/2 にされているときに、選択された列のライト列選択線W CSLを「H」レベルにし、ライトデータ線WDL、/ WDLをそれぞれ「H」レベルおよび「L」レベルにす 50 例示であって制限的なものではないと考えられるべきで

14

ると、選択された列のビット線BL, /BLがそれぞれ 「H」レベルおよび「L」レベルになる。これにより、 選択された列のセンスアンプ55のMOSトランジスタ 57,58が導通してノードN51,N52がそれぞれ 「L」レベルおよび「H」レベルになり、メモリセルM Cからビット線対BL, /BLに微小電位差が正常に読 出される前にセンスアンプ55のセンス動作が開始さ れ、正常なセンス増幅動作を行なうことができなくな

【0055】ノードN51, N52を各センスアンプ5 5ごとに分離すれば、選択されていない列のセンスアン プ55は動作しないので、メモリセルデータの正常な読 出が可能になるとも思われる。しかし、実際には、選択 された列のビット線対BL, /BLとそれに隣接するビ ット線対BL、/BLとのカップリングにより、隣接ビ ット線対BL, /BLにノイズが発生し、やはり正常な センス増幅動作を行なうことができなくなる。

【0056】また、図11のDRAMでは、センスアン プ活性化信号SNL, SPLが中間レベルVCC/2の ときに、選択された列のライト列選択線WCSLを 「H」レベルにし、ライトデータ線WDL、/WDLを それぞれ「H」レベルおよび「L」レベルにすると、選 択された列のビット線BLまたは/BLが「L」レベル になる。これにより、選択された列のNチャネルMOS トランジスタ57が導通してノードN51が「L」レベ ルになり、メモリセルMCからビット線対BL、/BL に微小電位差が正常に読出される前にセンスアンプ55 のセンス動作が開始され、正常なセンス増幅動作を行な うことができなくなる。

【0057】 [実施の形態2] 図8は、この発明の実施 の形態2によるDRAMの要部を示す回路ブロック図で あって、図5と対比される図である。図8を参照して、 このDRAMが図5のDRAMと異なる点は、複数(図 では2つ)のライト列選択ゲート30のうちの1つのラ イト列選択ゲート30以外の他のライト列選択ゲート3 0がライト列選択ゲート30′で置換されている点であ

【0058】ライト列選択ゲート30′は、ライト列選 択ゲート30のNチャネルMOSトランジスタ32、3 4を除去したものである。ライト列選択ゲート30′の NチャネルMOSトランジスタ31, 33のソースは、 それぞれライト列選択ゲート30のNチャネルMOSト ランジスタ31,33のソースに接続される。他の構成 および動作は、実施の形態1と同じであるので、その説 明は繰返さない。

【0059】この実施の形態2では、ライトデータ線対 WDL, /WDLの容量が小さくなるので、書込動作の 高速化および低消費電力化を図ることができる。

【0060】今回開示された実施の形態はすべての点で

40

ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

#### [0061]

【発明の効果】以上のように、この発明に係る半導体記 憶装置では、複数のメモリセル、複数のワード線および 複数のピット線対を含むメモリブロックと、各ピット線 対に対応して設けられ、第1のノードに第1の駆動電位 が与えられたことに応じて活性化され、対応のビット線 10 対間に生じた電位差を増幅するセンスアンプと、行アド レス信号に従って複数のワード線のうちのいずれかのワ ード線を選択し、そのワード線に対応する各メモリセル を活性化させる行デコーダと、列アドレス信号に従って 複数のビット線対のうちのいずれかのビット線対を選択 する列デコーダと、複数のビット線対に共通に設けられ た書込データ線対と、書込データ信号に従って書込デー タ線対に含まれる第1および第2の書込データ線のうち のいずれか一方の書込データ線を第1の電位にするとと もに他方の書込データ線を第2の電位にする書込回路 と、

書込動作時に

列デコーダによって

選択されたビット 線対に曹込データ線対のデータ信号を伝達する曹込用列 選択ゲートとが設けられる。ここで、書込用列選択ゲー トは、各ビット線対に対応して設けられ、それらのゲー ト電極がそれぞれ第1および第2の書込データ線に接続 され、それらの第1の電極がともに第1のノードに接続 された第1および第2のトランジスタと、各ビット線対 に対応して設けられ、それらの第1の電極がそれぞれ第 1および第2のトランジスタの第2の電極に接続され、 それらの第2の電極がそれぞれ対応のピット線対に含ま れる第1および第2のビット線に接続され、書込動作時 に列デコーダによって対応のビット線対が選択されたこ とに応じて導通する第3および第4のトランジスタを含 む。したがって、列デコーダおよび書込回路をセンスア ンプよりも先に活性化させた場合でも、所定のノードに 駆動電位が与えられない限り、センスアンプが動作する ことはない。よって、列デコーダおよび書込回路をセン スアンプよりも先に活性化させて、データ信号のセンス アンプへの書込とメモリセルデータのセンス増幅とを同 時に実行することができ、ランダムアクセスの高速化を 40 図ることができる。

【0062】好ましくは、第1および第2のトランジスタは、複数のピット線対に共通に設けられている。この場合は、第1および第2のトランジスタの数は少なくてすむので、書込回路の負荷容量は小さくなり、書込動作の高速化を図ることができる。

【0063】また好ましくは、さらに、書込命令信号に応答して、行デコーダ、列デコーダおよび書込回路を活性化させた後に第1のノードに第1の駆動電位を与えてセンスアンプを活性化させる書込制御回路が設けられ

る。この場合は、1つの書込命令信号を与えればよいので、書込命令動作の簡単化を図ることができる。

【0064】また好ましくは、さらに、各ビット線対に対応して設けられ、対応のビット線対を予め定められた電位にプリチャージするためのプリチャージ回路が設けられ、曹込制御回路は、曹込動作の終了後に、行デコーダ、列デコーダ、曹込回路およびセンスアンブを非活性化させるとともにプリチャージ回路を活性化させる。この場合は、1つの曹込命令信号を与えればプリチャージまで行なわれるので、曹込命令動作の一層の簡単化を図ることができる。

【0065】また好ましくは、さらに、複数のビット線対に共通に設けられた読出データ線対と、読出動作時に列デコーダによって選択されたビット線対のデータ信号を読出データ線対に伝達する読出用列選択ゲートと、読出データ線対に含まれる第1および第2の読出データ線の電位を比較し、比較結果に応じた論理レベルのデータ信号を出力する読出回路と、読出命令信号に応答して、行デコーダ、列デコーダ、および読出回路を活性化させた後に第1のノードに第1の駆動電位を与えてセンスアンプを活性化させる読出制御回路とが設けられる。この場合は、1つの書込命令信号を与えればよいので、書込命令動作の簡単化を図ることができる。

【0066】また好ましくは、さらに、各ビット線対に対応して設けられ、対応のビット線対を予め定められた電位にプリチャージするためのプリチャージ回路が設けられ、読出制御回路は、読出動作の終了後に、行デコーダ、列デコーダ、読出回路およびセンスアンプを非活性化させるとともにプリチャージ回路を活性化させる。この場合は、1つの読出書込命令信号を与えればプリチャージまで行なわれるので、読出命令動作の一層の簡単化を図ることができる。

【0067】また好ましくは、センスアンプは、それぞれ第1のノードと第1および第2のビット線との間に接続され、それらのゲート電極がそれぞれ第2および第1のビット線に接続された第1の導電形式の第5および第6のトランジスタと、それぞれ第2のノードと第1および第2のビット線との間に接続され、それらのゲート電極がそれぞれ第2および第1のビット線に接続された第2の導電形式の第7おおよび第1のノードに第1の駆動電位が与えられるとともに第2のノードに第2の駆動電位が与えられたことに応じて活性化される。この場合は、センスアンプを容易に構成することができる。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1によるDRAMの全体構成を示すプロック図である。

【図2】 図1に示したメモリマットの構成を示すプロック図である。

50 【図3】 図2に示したメモリブロックの構成を示す回

路ブロック図である。

【図4】 図2に示したセンスブロックの構成を示す回路ブロック図である。

【図5】 図4に示したセンスアンプ+入出力制御回路 8の構成を示す回路ブロック図である。

【図6】 図5に示したイコライザの構成を示す回路図である。

【図7】 図 $1\sim$ 図6に示したDRAMの書込動作を示すタイムチャートである。

【図8】 この発明の実施の形態2によるDRAMの要 10 部を示す回路ブロック図である。


【図9】 従来のDRAMの要部を示す回路ブロック図である。

【図10】 図9に示したDRAMの書込動作を示すタイムチャートである。

【図11】 従来の他のDRAMの要部を示す回路ブロック図である。


#### 【符号の説明】


1 DRAM、2 行/列アドレスバッファ+クロック 発生回路、3 行/列デコード回路、4 メモリマッ<sup>\*</sup> ト、5 データ入出力回路、6 ライトドライバナリー ドアンプ帯、7 入出力バッファ群、MA メモリセル アレイ、SA センスアンプ帯、MB メモリブロッ ク、SB センスブロック、MC メモリセル、WL ワード線、BL, /BL ビット線対、8, 9 センス アンプ+入出力制御回路、WDL, /WDL ライトデ ータ線対、RDL、/RDL リードデータ線対、1 0,13 転送ゲート、11,12,14,15,2 1, 22, 26, 27, 31~34, 51~54, 5 6, 57, 62~65 NチャネルMOSトランジス タ、16, 17, 60 イコライザ、20, 55 セン スアンプ、23, 24, 35~37, 58, 59 Pチ ャネルMOSトランジスタ、25リード列選択ゲート、 30,30′,50,61 ライト列選択ゲート。





MC

MC










【図11】



## フロントページの続き

ドターム(参考) 5M024 AA42 AA50 AA91 BB09 BB10 \*\* BB14 BB15 BB17 BB20 BB27 BB35 BB36 CC68 CC70 CC74 CC82 CC92 CC93 CC97 DD02 DD06 DD09 DD90 PP01 PP03 PP07

	,-	ú.		•
			,	
		,		